Path: EDNTaiwan電子技術設計 >> 設計中心 >> IC/電路板/系統設計 >> 如何滿足新一代車用SoC對IP的嚴苛要求
IC/電路板/系統設計 Share print

如何滿足新一代車用SoC對IP的嚴苛要求

2016年04月06日  | Ron DiGiuseppe/Synopsys資深行銷經理

Share this page with your friends

先進駕駛輔助系統(Advanced Driver Assistance Systems,ADAS)是成長最快速的汽車應用。市場研究機構Gartner的報告估計,此市場規模將從2014年的56億美元成長至2018年的102億美元,在2013~2018年之間實現17.1%的年複合成長率(CAGR);ADAS相關半導體產品的消耗量同時間則將從13.8億美元成長至24億美元,其間年複合成長率將達到15.5%。


以安全性為核心的駕駛輔助系統,支援行人偵測/避讓、車道偏離警報/糾正、交通標誌識別、環景影像、疲勞監控等,這些應用以及其他多種應用(如圖1所示),需要一種全新類別的系統單晶片(SoC)來滿足該系統日益成長的需求。


在消費者利益和政府法規的推助下,為了改善道路安全性,汽車製造商正在要求一級零組件供應商(Tier 1)和半導體產品供應商去開發包含最新多媒體標準、執行多種基於視覺的演算法,且結合影像和雷達系統感測器資料的SoC。


圖1 各種ADAS應用。
圖1 各種ADAS應用。

為了實現高性能運作所需的先進通訊協議,ADAS SoC使用了比大多數高階消費性應用更嚴格的尖端設計和製程技術;這類元件的設計者仰賴IP供應商協助他們克服實現特定應用IP需求的挑戰,在越來越短的設計、成形週期中滿足汽車應用對強韌度、可靠性和安全性的需求。


ADAS SoC設計準則

從應用和系統的兩個角度來看,這類新型ADAS SoC都擁有特定的設計準則,以確保高效率的SoC設計實作;為ADAS應用構建SoC的設計人員需要結合高性能與省電的IP功能,以協助實現整體系統吞吐量,並滿足即時性的服務品質要求(如圖2)。


圖2 採用16/14奈米製程的ADAS SoC,圖中紫色部分為Synopsys的DesignWare IP產品。<p>
圖2 採用16/14奈米製程的ADAS SoC,圖中紫色部分為Synopsys的DesignWare IP產品。

這類應用處理器的性能要求至少是32位元、1GHz以上頻率運行的處理器;實際上,支援多種基於視覺之應用的ADASSoC已經開始轉向64位元。除了高性能應用處理器,這類SoC還需要一個獨立的視覺處理器,實現諸如卷積神經網路(Convolutional Neural Networks,CNN)等的最新視覺演算法。


此外一個附加的繪圖處理器或客製化數位訊號處理器(DSP)核心負責高速率畫素處理,與高畫質多媒體介面(HDMI)或行動產業處理器介面(MIPI)D-PHY等多媒體介面連結,同時支援尺寸越來越大的高畫質顯示器。為了支援提供影像和雷達/光達(lidar)資料的多個攝影機和雷達感測器,還需要一個感測器和控制子系統來為應用處理器(Application Processor)分擔感測器資料管理任務,以實現高等級的感測器融合。


新一代ADAS SoC需要高達8GB的車規LPDDR4記憶體,以支援處理器應用軟體,與乙太網路音訊橋接技術(Ethernet AVB)與時效性網路(Time Sensitive Networking,TSN)所提供、支援多媒體資料流量的廣泛系統連結。SoC週邊則提供額外的PCI Express、SATA、通用異步收發器(UART)、SPI/QSPI、CAN與FlexRay等介面。


最後,為了支援由外部Bluetooth Smart、Wi-Fi或4G LTE無線晶片實現的雲端連結,ADAS SoC必須內含堅固的、以硬體為基礎的安全通訊協定,以支援安全開機(boot)、安全識別與身分驗證、加密以及解密。


除了IP功能是ADAS SoC設計工程師必須考量的元素,汽車產業的一級零組件供應商及半導體SoC設計人員、架構師還需要考慮延遲、功耗、可靠性以及與製程相關的設計挑戰。


低延遲是因應即時多媒體服務等級保證的基本原則;除了低延遲,這類SoC在不斷採用最新多媒體協定和關鍵特性─例如行人偵測與校正等特定ADAS應用所需的嵌入式視覺處理功能─的同時,還需要保持最低功耗。對ADAS SoC設計人員而言,另一項關鍵挑戰是確保車廠所要求的高可靠性和連續運作,因此晶片需要實現關鍵錯誤檢查和糾正(ECC)與同等技術。


由於需要高性能和高整合度,設計人員鎖定先進半導體製程,例如許多設計團隊尚不熟悉的16/14奈米鰭式場效電晶體(FinFET)製程節點。對於下一代汽車ADAS應用SoC而言,因應低延遲、低功耗、先進通訊協定、ECC等SoC挑戰,以及16/14奈米FinFET製程任務關鍵型IP的可取得性等都是關鍵議題。


(未完,請參閱下頁更多內文及附圖)

1 • 2 Next Page Last Page


想要免費接收更多的技術設計資訊嗎?

馬上訂閱《電子技術設計》郵件速遞,透過郵箱輕鬆接收最新的設計理念和產品新聞。

為確保您的資訊安全,請輸入右方顯示的代碼.

啟動您的訂閱申請

我們已給您的註冊郵箱發送了確認信,請點擊信中的連結啟動您的訂閱申請。

這將有助於我們很好地保護您的個人隱私同時確保您能成功接收郵件。


添加新評論
遊客 (您目前以遊客身份發表,請 登入 | 註冊)
*驗證碼:

新聞 | 產品 | 設計實例