Path: EDNTaiwan電子技術設計 >> 設計中心 >> 通訊/網路/無線 >> 利用3D SiP 收發器更具客製化彈性
通訊/網路/無線 Share print

利用3D SiP 收發器更具客製化彈性

2015年06月24日  | Anthea Chuang

Share this page with your friends

隨著新世代通訊技術的發展,應用在電信、軍事與物聯網(IoT)等基礎建設內的收發器面臨了幾個挑戰。為解決這些挑戰,讓新的收發器可謂系統帶來更佳的效能與吞吐量,Altera利用英特爾(Intel)嵌入式多晶片互連橋接(EMIB)封裝,實現三維系統級封裝(3D SiP)技術,成功讓收發器不僅更具客製化彈性,也能進一步提升效能、降低成本。


Altera資深產品行銷總監Patrick Dorsey表示,即使採用了14奈米(nm)製程技術,收發器還是面臨新的挑戰。這些新挑戰包括更高的傳輸速度、更寬的資料傳輸速率、新的調變格式,以及滿足快速發展和混合多重協定的新標準規範。


隨著新一代通訊技術的發展,基礎建設所使用的收發器晶片也須有所進步。
隨著新一代通訊技術的發展,基礎建設所使用的收發器晶片也須有所進步。

換句話說,無論是現場可編程閘陣列(FPGA)或是系統單晶片(SoC)為基礎的收發器,要能在單一晶片的單一接腳上達到Gbit/s的傳輸量,通常很難做到;而許多電信或網路基礎建設、軍事、資料中心等廠商為了盡快開發符合新一代通訊標準技術的產品,即便標準尚未百分之百底定,也希望能夠透過FPGA「兜」出新的晶片,對FPGA廠商而言相對困難,對業者而言也具備一定風險--若標準規範與預期的大相逕庭,除了FPGA或SoC都得花更多時間重新設計,系統也是。另一方面,收發器晶片之間如何以更有效率的方式進行對話?答案則是,必須優化接腳。


上述這些挑戰,透過收發器模塊的彈性架構,以及3D SiP封裝技術將可進一步克服。Dorsey解釋,收發器模塊可以隨系統設計師所需增減,無須大幅改動FPGA或是SoC的設計;且在FPGA或SoC增加不同的收發器模塊時,將使系統增添更多功能,設計工程師無須擔心不需要的功能將提高成本,需要哪些功能就添加哪些收發器模塊。更重要的是,這些利用3D SiP封裝技術整合在同一FPGA或是SoC內部的收發器模塊,透過EMIB技術可讓各模塊間有更好的溝通,且只要在3~5個月內即可設計完畢,不須再花上1年光景,可讓電信基礎建設、資料中心或物聯網基礎設施等產品迅速上市。


值得注意的是,目前單一FPGA與SoC中可擺放6個收發器模塊,未來Altera將把可整合的收發器模塊增加到8個,用不到的部分直接將與主晶片的溝通管道關閉即可。此外,每個收發器模塊與主晶片間的溝通都採用PCI Express 3.0,溝通速度加快的狀況下,將可更加省電。





想要免費接收更多的技術設計資訊嗎?

馬上訂閱《電子技術設計》郵件速遞,透過郵箱輕鬆接收最新的設計理念和產品新聞。

為確保您的資訊安全,請輸入右方顯示的代碼.

啟動您的訂閱申請

我們已給您的註冊郵箱發送了確認信,請點擊信中的連結啟動您的訂閱申請。

這將有助於我們很好地保護您的個人隱私同時確保您能成功接收郵件。


添加新評論
遊客 (您目前以遊客身份發表,請 登入 | 註冊)
*驗證碼:

新聞 | 產品 | 設計實例