Path: EDNTaiwan電子技術設計 >> 設計實例 >> IC/電路板/系統設計 >> 單片PWM產生器速度快且矽體積最小
IC/電路板/系統設計 Share print

單片PWM產生器速度快且矽體積最小

2015年03月13日  | Jindrich Windels,Ann Monte & Jan Doutreloigne

Share this page with your friends

在積體電路(IC)設計中,從類比量(例如在開關電源的控制回路中)產生脈衝寬度調變(PWM)信號的傳統方式為:將斜波或三角波作為比較器的輸入,並將類比控制電壓連接至比較器的第二個輸入。圖1顯示的電路已經過長時間的考驗,且能夠在高頻率下運行,但你需要配置一個放大器和一個比較器(或兩個放大器)來生成PWM信號。


此外,還可採用純數位化的方式。在這種方式下,一個自運行計數器與暫存器裡的值比較,儘管最大PWM頻率受到高出其幾個數量級的時鐘信號(以達到可接受的解析度)的限制,。


圖1:使用三角波產生器和比較器的類比PWM電路。
圖1:使用三角波產生器和比較器的類比PWM電路。

在本文中,我們提出了另一種替代電路。該電路的功耗非常小,可在極小的矽區域中使用,並可實現非常高的PWM頻率。在圖2展示的設計方案中,基於類比控制電壓和PWM頻率下的時鐘信號產生PWM信號。類比控制電壓被應用在延遲線路上,以調整電容性負荷——使用FET作為控制元素,可改變延遲線,從而改變脈衝寬度。


圖2:擬定的PWM產生器電路
圖2:擬定的PWM產生器電路。

這一簡單但功能強大的電路非常緊湊,可整合在單一晶片上。例如,10MHz版的電路(包括採用ON Semiconductor C035 0.35μm技術的10pF電容負荷驅動器)僅需佔用120μm × 70μm的面積。


圖3:PWM模組佈局。在實際應用的晶片上,該模組覆蓋著互連金屬層,圖中無法此一連接顯示出來。
圖3:PWM模組佈局。在實際應用的晶片上,該模組覆蓋著互連金屬層,圖中無法此一連接顯示出來。

積體電路區塊的功耗非常低,大部分取決於負載。例如,在3V電壓下運行時,10pF負荷下10MHz電路的模擬功耗約為1.057mW,1pF負荷下為248μW,因此大部分電能被用於把輸入轉到下一階段或用於測量探針。


通過Europractice多專案晶圓(MPW)的服務,這一電路成為較大設計方案的一部分,而其功能已通過測量驗證。圖4顯示了模擬和實測的脈衝寬度。遺憾的是,由於其他電路也使用同一電源軌,PWM電路的功耗無法實驗驗證。


圖4:整合型PWM產生器的模擬和實測脈衝寬度。
圖4:整合型PWM產生器的模擬和實測脈衝寬度。




想要免費接收更多的技術設計資訊嗎?

馬上訂閱《電子技術設計》郵件速遞,透過郵箱輕鬆接收最新的設計理念和產品新聞。

為確保您的資訊安全,請輸入右方顯示的代碼.

啟動您的訂閱申請

我們已給您的註冊郵箱發送了確認信,請點擊信中的連結啟動您的訂閱申請。

這將有助於我們很好地保護您的個人隱私同時確保您能成功接收郵件。


添加新評論
遊客 (您目前以遊客身份發表,請 登入 | 註冊)
*驗證碼:

新聞 | 產品 | 設計實例