Path: EDNTaiwan電子技術設計 >> 設計實例 >> 測試與量測 >> Intel電源管理通訊協定 Serial VID (SVID) 量測概觀
測試與量測 Share print

Intel電源管理通訊協定 Serial VID (SVID) 量測概觀

2015年01月19日  | 黃培南協理

Share this page with your friends

Intel 平台中,電源管理(Power Management Integrated Circuit,PMIC) 通訊協定從 VR12 開始一改過去以 Parallel 傳輸模式,調整為 Serial 傳輸。 SVID使用 3 條控制線路 (Clock、VDIO、Alert) 來進行資料傳輸。 SVID 的基本傳輸概念,就是由 CPU 發送命令給真正負責電源輸出控制的 VR 控制器(Controller) IC,然後在 VR 控制器準備好所設定的電壓之後會以 Alert 訊號通知 CPU,來達成一個完整的命令流程。因此,當 SVID 通訊過程中發生的任何問題,多半會立即的引起整個系統電源的不正確,而造成某些關鍵零組件停擺而使的系統當機無法使用。


為此,在 SVID 除錯的過程中,會採行邏輯分析儀與示波器搭配的做法來進行。 會使用這兩種儀器搭配的優勢如下所述。


1. 邏輯分析儀

SVID 工作電壓 Vtt=1.0-1.1V,Clock 速度約 26.25MHz,因此要能擷取 SVID訊號的邏輯分析儀必須要有較佳的電壓靈敏度及足夠的採樣頻率,才能進行完善的訊號擷取。 然後,搭配具備完善 SVID 通訊協定分析 (Bus Decode),來進行數位訊號分析與解碼。 本文將會以皇晶科技邏輯分析儀做為量測說明之設備,其已支援 VR12 (IMVP7)、VR13、IMVP8 等 SVID 最新規範。 同時也支援 Single VR(圖1) 與 Multi VR (圖2)模式的分析。


圖1 SVID 匯流排解碼設定 VR 控制器為 Single 時,可選擇不同版本 SVID 的 PWM 規格,以使解碼能更正確。
圖1 SVID 匯流排解碼設定 VR 控制器為 Single 時,可選擇不同版本 SVID 的 PWM 規格,以使解碼能更正確。

圖2 SVID 匯流排解碼設定 VR 控制器為 Multiple 時,可根據 Address 分別指定不同版本 SVID 的 PWM 規格。
圖2 SVID 匯流排解碼設定 VR 控制器為 Multiple 時,可根據 Address 分別指定不同版本 SVID 的 PWM 規格。

2. 示波器

應用在 SVID 匯流排訊號品質的檢查以及 SVID匯流排以外的電壓訊號檢查。 若想了解 SVID匯流排與電壓的關係,可使用邏輯分析儀與示波器堆疊的功能,如圖3,在觀察 SVID 匯流排的同時,也利用示波器觀測 VCC 與 VNN 電壓的變化。


圖3 量測 SVID 訊號時,可堆疊示波器,以便於同時觀測數位與類比訊號。 這樣有助於查看 SVID 匯流排與其周邊電路之關係。
圖3 量測 SVID 訊號時,可堆疊示波器,以便於同時觀測數位與類比訊號。 這樣有助於查看 SVID 匯流排與其周邊電路之關係。

以下例舉2個量測應用案例,並分析可能的問題原因。


(未完,請參閱下頁更多內文及附圖)


1 • 2 Next Page Last Page


想要免費接收更多的技術設計資訊嗎?

馬上訂閱《電子技術設計》郵件速遞,透過郵箱輕鬆接收最新的設計理念和產品新聞。

為確保您的資訊安全,請輸入右方顯示的代碼.

啟動您的訂閱申請

我們已給您的註冊郵箱發送了確認信,請點擊信中的連結啟動您的訂閱申請。

這將有助於我們很好地保護您的個人隱私同時確保您能成功接收郵件。


添加新評論
遊客 (您目前以遊客身份發表,請 登入 | 註冊)
*驗證碼:

新聞 | 產品 | 設計實例