Path: EDNTaiwan電子技術設計 >> 設計中心 >> 汽車電子 >> 導入功率循環測試 車用IGBT性能降級無所遁形
汽車電子 Share print

導入功率循環測試 車用IGBT性能降級無所遁形

2015年12月11日  | Andras Vass-Varnai 、Zoltan Sarkany/Mentor Graphics機械分析部

Share this page with your friends

汽車功率電子元件(例如IGBT)的設計必須能負荷數千小時的工作時間和上百萬次的功率循環,同時得承受高達 200℃的溫度。因此產品的可靠性特別關鍵,而同時故障成本也會是一個很大的問題。隨著工業電子系統對能量需求的增加,汽車功率電子設備和元件的供應商所面臨的最大挑戰就是提供汽車OEM業者所需更高可靠度的系統。


隨著越來越高的能量負載壓力,功率電子創新帶來了一些新的技術,例如使用能夠增加熱傳導係數的直接鍵合銅基板、優越的互連技術(粗封裝鍵合線、帶式鍵合等)和無焊料晶片粘貼技術,都是用來增強模組的循環能力。這些新的基板有助於降低溫度,金屬帶可負載更大的電流,而且無焊料晶片粘貼可以是燒結的銀,具有特別低的熱阻。


所有的技術都有助於改善元件中的熱傳路徑。但是,功率循環過程和熱效應所產生的熱及熱機械應力仍然會造成系統故障。這些應力可能會導致很多問題,如封裝鍵合線降級、黏貼層疲勞、堆疊脫層以及晶片或基板破裂。


結點位置的熱消散是影響IGBT晶片可靠性的主要因素之一,特別是晶片的粘貼層材料。功率循環測試是仿效模組生命週期的理想方式,因根據所應用的領域,IGBT模組的切換次數是可被預測。


本文主要描述結合功率循環測試和熱瞬態測試的量測研究,在此試驗中主要是利用功率循環測試造成元件故障,同時在不同的穩態之間進行熱瞬態量測,用以確定IGBT樣品的故障原因。這類型的測試能適當協助重新設計模組的物理結構,此外根據需求,它還可以模擬熱機械應力的輸入。


測試的主要目的是利用可重複性的流程來研究當前IGBT模組中常出現的故障模式。然而,這些測試的數量並不足以預測產品的壽命期,但我們能藉此了解並試驗IGBT晶片中的降級過程。我們首先對樣品進行熱瞬態測試,量測結果顯示,元件在熱瞬態試驗過程中,不同穩態之間所需要的時間為180秒。元件在輸入10A的驅動電流時可達到最高溫,接著在開始量測時則切換至100mA的感測電流。


圖1顯示樣品在最初「健康」狀的校準基礎。結構函數是一維、縱向態下的熱瞬態函數。此曲線和相對應熱傳的模型。在許多常用的三維幾何的結構函數可作為封裝結構詳細數值形狀中,結構函數是「實質」的一維熱傳模型,例如圓盤中的徑向擴散(極坐標系中的一維流)、球面擴散、錐形擴散等。


圖1 IGBT的熱瞬態反應。
圖1 IGBT的熱瞬態反應。

因此結構函數可概括地辨認出外型/材料參數。結構函數可藉由加熱或冷卻曲線的數學計算直接轉換求得。這些曲線可從實際量測結果或利用詳細的結構模型模擬熱傳路徑來獲得。

創建熱模擬模型

接著我們建立並驗證詳細的三維(3D)模型以便分析結構內部的溫度分佈。所有的幾何參數都會在元件發生故障並拆解後進行量測。圖2是仿真模型的外觀(圖3是其剖面結構)。我們藉由調整材料參數,直到瞬態模擬結果所產生的結構函數與量測結果的結構函數相重合,如此一來我們可以確保所建立的模型運作方式與實際元件完全相同。此流程需要進行多次的反覆計算。


圖 2 仿真模型的外觀。
圖 2 仿真模型的外觀。

圖3 IGBT模組結構圖。
圖3 IGBT模組結構圖。

依據所量測的幾何外型以及對材料參數的猜測所創建的基礎模型顯示,熱瞬態的傳遞路徑與實際元件有明顯差異。此類偏差可藉由校準模型且不斷地改善模型參數予以排除。最後可將瞬態模擬所獲得的結構函數(圖4中的紅色曲線)與實際元件的量測結果產生的結構函數(藍色曲線)相互重疊。


圖4 基礎模型的模擬結果。
圖4 基礎模型的模擬結果。

接著利用合適的封裝內部特徵來校準元件,然後沿著向外的熱傳路徑方向,不斷地擬合不同區域的熱容和熱阻值。為了正確地校正熱容值,我們需確保晶片的實體尺寸正確無誤,且熱源區域的設定正確。在這種情況下,需要增加受熱面積直到晶片區域的熱容值在結構函數中互相重疊。


此外還需確保陶瓷層的熱阻設定在適當的範圍。隨著陶瓷的熱傳導係數升高,結構函數中相對應的熱阻區域可能需降低以達到另一部份的重疊。下一步則是將元件與冷板間的銅底層和介面材料(TIM)設定在適當的熱傳導係數,使曲線能正確地相互匹配(圖5)。


圖5 模型校準後的所得到的結構函數。模擬值(藍色)、量測值(紅色)。
圖5 模型校準後的所得到的結構函數。模擬值(藍色)、量測值(紅色)。

在功率測試設備中試驗元件

一旦IGBT熱結構的初始狀態被記錄後,元件就可以進行可靠性測試來評估其長時間的表現。我們利用導熱貼片將所選的IGBT模組固定在水冷式冷板上。導熱貼片的導熱性比起大部分的導熱膏和導熱膠還差,但是它在先前的實驗中顯示出了極佳的熱穩定性,因此不會影響測試的結果。此時冷板溫度設置為25℃。


測試中的模組包含兩個半橋模組,即四個IGBT。將元件的閘級連接到汲極,同時半橋模組使用獨立的驅動電流供電(見圖6)。所有IGBT分別連接到熱瞬態測試設備的通道。


圖 6 用於功率循環和熱瞬態測試的 IGBT電路圖。
圖 6 用於功率循環和熱瞬態測試的 IGBT電路圖。

為了加速功率循環測試的流程,我們迫使元件產生100℃的溫差變化。選擇此數值是為了確保結溫最高可達125℃,這是元件所允許的最高溫度。同時我們也輸入最大的功率以縮短循環時間,並選擇適當的時間來達到100℃的溫度變化。此IGBT模組可負載最大80A的電流,但是由於元件的壓降過高,額定功率就變成了限制因素。根據先前的測試結果,此試驗選擇25A作為加熱電流。


測試過程輸入200W的功率並加熱3秒使晶片升溫到125℃。所需的冷卻時間則應確保晶片有足夠的時間冷卻下來,且平均溫度在測試過程中不會發生變化。圖7顯示了時間和溫度的分佈圖。


圖7 功率循環期間的功率和結溫變化圖。
圖7 功率循環期間的功率和結溫變化圖。

不論是壓降產生變化還是熱阻升高,所輸入的加熱電流和時間在整個測試過程中均保持不變。在每次循環測試中,元件冷卻過程的瞬態變化都被記錄下來以便能夠連續地監測結溫的變化。而每經過200次的循環,都會使用10A的加熱電流來量測完整的瞬態變化以檢查熱流路徑的結構完整性。


閘級氧化層損壞所引發的故障─非封裝鍵合線的缺陷

在測試過程中,功率循環測試會一直持續直到達到失效標準,即元件完全損壞(短路或斷路)。在受測的四個IGBT元件中,其中之一(樣品3)發生故障的時間明顯地早於其他元件,只有10,158次的功率循環(圖8)。過早損壞發生的原因可能是元件放在冷板上時貼附不當,或其他隨機的錯誤。其他三個元件,即樣品0、1和2顯示出相似的表現,分別在經過40,660、41,476和43,489次循環後發生故障。


圖8 元件故障所經過的功率循環次數。
圖8 元件故障所經過的功率循環次數。

在所有IGBT都發生故障之後,模組會被拆除並檢查晶片和封裝鍵合線的狀況。圖9是其中一個測試晶片的照片,顯示出在測試期間有多條封裝鍵合線斷裂,晶片表面有一個區域發生燒毀,這可能是在輸入高電流時線路脫落而產生電弧所造成。


圖9 封裝鍵合線斷裂和晶片表面燒毀。
圖9 封裝鍵合線斷裂和晶片表面燒毀。

儘管封裝鍵合線出現明顯的缺陷,但是斷裂的封裝鍵合線並未造成器件故障。所有晶片失效的原因都是因為過熱和閘級氧化層損壞導致。這些效應隨後都可經電性測試來進行檢查和追蹤─封裝鍵合線破裂會可由VCE(集極-射極)電壓升高顯現,閘級氧化層損壞可造成IG(閘級漏電流)升高。在設計IGBT功率循環設備時,這些參數都應當需要量測。


此外為了解過熱的原因,基板和底板之間的連接點以及晶片黏貼層都需要加以研究,這也是為何需要校準仿真模型的原因。圖10顯示兩個相鄰IGBT的溫度分佈圖,此圖是使用校準後的詳細模型來模擬加熱後的溫度現象。相鄰晶片之間的熱耦合影響忽略不計,因此每個晶片可以單獨地測試。


圖 10 模擬單一半橋模組在加熱 3 秒鐘之後的溫度分佈。
圖 10 模擬單一半橋模組在加熱 3 秒鐘之後的溫度分佈。

由於加熱時間短,基板-底板連接點的最大溫升僅為71℃,但是晶片粘貼層溫度升高超過100℃。結果顯示,結構中最易受損的地方是晶片粘貼層的材料。


定期量測所獲得的熱瞬態值會依據不同的功率循環次數來產生不同的結構函數。圖11顯示每5,000次循Power Cycles 環測試後所對應結構函數的影響。在第一階熱容值後,平坦區域對應的是晶片粘貼層材料。元件結構在17,000次循環之前仍很穩定;但是在此之後,晶片粘貼層材料明顯發生降級,且其熱阻持續升高直到元件發生故障。


圖11 樣品0在不同時間點下所量測的結構函數。
圖11 樣品0在不同時間點下所量測的結構函數。

圖12所顯示的是晶片粘貼層的熱阻除以系統的初始總熱阻,並依功率循環測試的次數所繪製的圖形。此結果可確認該黏貼層在15,000次循環之後迅速產生降級。因為晶片粘貼層材料發生了極大的變化導致熱傳路徑明顯改變,使其無法研究後一層的結構。但後一層結構中的降級也可合理預測,只不過它們與晶片粘貼層材料的問題相比可忽略不計。


圖12 晶片粘貼層熱阻與初始總熱阻的相對比值。
圖12 晶片粘貼層熱阻與初始總熱阻的相對比值。

大約20,000次循環後,晶片粘貼層的降級影響越趨明顯,而在接下來的10,000次循環內,元件節點至環境的總熱阻因循環而倍增。在30,000次循環後,因為熱傳遞路徑發生了變化,我們已無法確定晶片粘貼層的正確熱阻。


致謝:此研究部分由歐盟專案提供支援(288801 SMARTPOWER, Framework 7 Program),相關資訊最初發表於電子封裝技術研討會中。


參考文獻

1. V. Szekely and Tran Van Bien, “Fine structure of heat flow path in semiconductor devices: a measurement and identification method,” Solid-State Electronics, Vol. 31, pp. 1363-1368 (1988).


2. Vass-Varnai, A., Bornoff, R., Sarkany, Z., Ress, S., Rencz, M., “Measurement based compact thermal model creation - accurate approach to neglect inaccurate TIM conductivity data,” Electronics Packaging Technology Conference (EPTC), 2011 IEEE 13th , Vol., No., pp. 67, 72, 7-9 Dec. 2011, doi: 10.1109/EPTC.2011.6184388.


3. Quintero, P.O., McCluskey, F.P., “Temperature Cycling Reliability of High-Temperature Lead-Free Die-Attach Technologies,” IEEE Transactions on Device and Materials Reliability, Vol.11, No.4, pp. 531-539, Dec. 2011, doi: 10.1109/TDMR.2011.2140114.





想要免費接收更多的技術設計資訊嗎?

馬上訂閱《電子技術設計》郵件速遞,透過郵箱輕鬆接收最新的設計理念和產品新聞。

為確保您的資訊安全,請輸入右方顯示的代碼.

啟動您的訂閱申請

我們已給您的註冊郵箱發送了確認信,請點擊信中的連結啟動您的訂閱申請。

這將有助於我們很好地保護您的個人隱私同時確保您能成功接收郵件。


添加新評論
遊客 (您目前以遊客身份發表,請 登入 | 註冊)
*驗證碼:

新聞 | 產品 | 設計實例