Path: EDNTaiwan電子技術設計 >> 設計中心 >> 測試與量測 >> 以創新方法執行LIN匯流排驗證
測試與量測 Share print

以創新方法執行LIN匯流排驗證

2015年10月19日  | Amit Kumar Sinha、Chetan Anand、Saurabh Gupt,飛思卡爾半導體

Share this page with your friends

結論與未來工作

上述分析及案例研究表明,除了正常的晶片上獨立LIN IP的驗證之外,錯誤場景及系統級驗證也至關重要,可以幫助我們生成沒有設計缺陷的SoC。我們無法否認我們需要付出極大的努力,生成錯誤場景條件並擷取系統級設計問題,但這將有助於半導體產業提供更健全的晶片,從而降低成本。


我們的進一步建議是以最高溫度、最低電壓進行晶片驗證,利用較慢的矩陣插槽(matrixslot)擷取設定/保持的問題;另一建議是同時透過不同的核心運作不同的LIN實例,以更好的方式對系統施壓。



 First Page Previous Page 1 • 2 • 3 • 4


想要免費接收更多的技術設計資訊嗎?

馬上訂閱《電子技術設計》郵件速遞,透過郵箱輕鬆接收最新的設計理念和產品新聞。

為確保您的資訊安全,請輸入右方顯示的代碼.

啟動您的訂閱申請

我們已給您的註冊郵箱發送了確認信,請點擊信中的連結啟動您的訂閱申請。

這將有助於我們很好地保護您的個人隱私同時確保您能成功接收郵件。


添加新評論
遊客 (您目前以遊客身份發表,請 登入 | 註冊)
*驗證碼:

新聞 | 產品 | 設計實例