Path: EDNTaiwan電子技術設計 >> 設計中心 >> 電源/智慧型能源 >> FPGA電源設計準備好採用同步工程了嗎?
電源/智慧型能源 Share print

FPGA電源設計準備好採用同步工程了嗎?

2015年07月02日  | Robert Cravotta

Share this page with your friends

在開發過程的一開始時,如果設計人員就能夠滿足採用FPGA架構的設計對電源的要求和約束,這對於系統的最終實現而言是很大的競爭優勢。但是,雖然技術文獻在這方面進行了大量的介紹,目前採用FPGA架構的系統中是否有不實用或者很難實現的東西導致做不到這一點呢?儘管可以使用各種開發工具,例如特別針對FPGA工程的早期功率消耗估算器和功率消耗分析器等,電源設計人員最好能夠在設計早期階段,考慮電源系統的最差情況,而不是最佳情況,這是因為在硬體設計完成之後,測量功率消耗之前,動態負載需求還有很大的不確定性,會在靜態低電流狀態和全速運作狀態之間波動。


在當今的設計中,採用同步工程(CE)能否為使用FPGA元件的開發團隊提供一種方法,在其工程中更方便快速的找到並提取出處理性能、材料清單(BOM)成本和能源效率的最佳平衡點呢?瞭解同步工程將如何影響團隊的設計投入,影響開發團隊能否在FPGA工程一開始就滿足電源設計要求,以及系統其他部分對電源的要求,這有助於回答這一個問題(參考附文「同步工程」)。


同步工程這種機制支援設計團隊更迅速的發現,並解決一起工作的各個專業之間所做假設的分歧問題,實現最終設計。任何設計團隊都很難在設計一開始時就能夠滿足複雜系統的所有要求——因此,更有效的方法是盡可能早的發現、識別並解決所做假設的分歧問題,做出設計決定,以盡可能低的成本,採用與工程所需產出最貼近的設計假設和決定替代以前的假設和決定。


設計後期的情況越來越複雜,最差情況下的FPGA電源系統設計能夠採用同步工程實踐嗎?為回答這一個問題,我們需要理解:是什麼原因導致FPGA電源系統設計人員面臨如此複雜而且不確定的設計,設計電源時,要做出哪些取捨呢?


複雜性和不確定性

設計團隊中的每一名成員都體會到複雜性和不確定性——隨著整合度的提高,以及設計的抽象化,複雜性和不確定性也稍有緩和,設計人員還能夠接受和理解這種複雜性,並進行工作。在設計即將結束時,才提出的任何意見都會對設計有所影響,越早期設計的許多假設和決定也都會導致更加複雜和不確定,如果儘早進行協調和溝通,會減輕這方面的影響。


在越來越複雜的系統中,電源設計是屬於後期的考量之一。對於這一種情形,讓我們從電源設計人員的角度來看一下複雜性和不確定性的來源。影響電源設計的兩個關鍵FPGA規範是電壓和電流要求。


FPGA電壓要求越來越複雜,這是因為所需要的電源通道越來越多了。以前,核心和I/O單元需要兩個電源通道,還有可能採用第三個用於其他功能,而現在的高階FPGA會需要數十個外部驅動的電源通道。


為什麼所需要的電源通道數量會急劇增加呢?SRAM單元需要的電壓要比內部邏輯閘稍高一些,以保證可靠的全速運作,而待機模式的電壓則要低一些。工業標準會鎖定各種I/O單元,以及不同電源的實體接收和發送介面,這些電源具有不同的供電雜訊限制和電壓電平,因此能夠防止不同的I/O單元共用同一個電源通道,這增加了所需要的電源通道數量。例如,乙太網路運行的I/O電壓與I2C匯流排不同。一個是電路板上匯流排,另一個是外部匯流排,但是都能夠在FPGA中實現。降低敏感電路的抖動或者提高雜訊餘量會要求更多的電源通道,例如低雜訊放大器、鎖相迴路、收發器以及高精度類比電路等,因為即使是運作在同樣的電壓下,它們也無法共用含有雜訊分量的電源通道。


除了需要越來越多的電源通道之外,當今的FPGA工作電壓要低於以前的產品世代,這對於降低功率消耗和提高整合度很重要,但是由於電源必須維持要求越來越嚴格的電壓容許限制,因此,這也提高了複雜度(參見圖1)。例如,在28 nm技術節點,公開的FPGA核心電壓漣漪容許限制幅度,比130 nm製造的FPGA低了一半多。誤差餘量百分比從5%降到3%,還會繼續降到2%。滿足電壓容許限制要求有助於理解並滿足FPGA的電流要求。


圖1. 四個技術節點的平均電壓漣漪容許限制降低了一半多,這對於電源設計人員而言,意味著複雜度提高了。
圖1. 四個技術節點的平均電壓漣漪容許限制降低了一半多,這對於電源設計人員而言,意味著複雜度提高了。

按照摩爾定律,FPGA電流特性的發展趨勢也是越來越複雜,FPGA的密度越來越高,周邊╱功能╱IP模組的數量越來越多——隨著每一個技術節點的發展,在同樣的矽晶片中,模組數量加倍。雖然FPGA的供電電壓是?定的,但是,這些電壓的工作電流卻不是,會隨著FPGA邏輯的實現方式而波動。


當內部邏輯閘或者I/O單元在高電平和低電平之間轉換時,電流會有很大的波動。當FPGA轉換到高處理速率時,吸收的電流會增大,電壓隨之下降。一個良好的電源設計會防止電壓過度下降,不會超出電壓瞬變閾值。相似的,當FPGA轉換到低處理速率時,吸收的電流會下降,電壓會上升,電源設計會防止它超過閾值。簡言之,FPGA設計人員以怎樣的方式在FPGA上實現系統,將會帶來很多不確定性,在很大程度上影響電源設計。


這類不確定性會特別影響FPGA系統,部分原因是,使用FPGA的一個關鍵特性是設計人員能夠建立任意大小的處理資源,以及任意數量的冗餘處理資源,與軟體程式設計處理器相比,以更少的時間,更少的功率消耗解決他們的問題。因此,雖然軟體程式設計處理器有很多能夠同時運作的處理資源,而FPGA提供了機會來建立特殊的、最佳化的訂製處理資源,所以需要訂製電源設計。


(未完,請參閱下頁更多內文及附圖)


1 • 2 • 3 Next Page Last Page


想要免費接收更多的技術設計資訊嗎?

馬上訂閱《電子技術設計》郵件速遞,透過郵箱輕鬆接收最新的設計理念和產品新聞。

為確保您的資訊安全,請輸入右方顯示的代碼.

啟動您的訂閱申請

我們已給您的註冊郵箱發送了確認信,請點擊信中的連結啟動您的訂閱申請。

這將有助於我們很好地保護您的個人隱私同時確保您能成功接收郵件。


添加新評論
遊客 (您目前以遊客身份發表,請 登入 | 註冊)
*驗證碼:

新聞 | 產品 | 設計實例