Path: EDNTaiwan電子技術設計 >> 設計中心 >> 通訊/網路/無線 >> FPGA中的高效能硬式記憶體控制器
通訊/網路/無線 Share print

FPGA中的高效能硬式記憶體控制器

2013年09月01日  | Jay Lu

Share this page with your friends

PHY

Cyclone V元件系列同時支援硬式和軟式記憶體介面。硬式記憶體介面使用元件中的硬式記憶體控制器(嵌入了硬式MPFE模組)和硬式UniPHY模組。軟式記憶體介面使用Altera的軟式控制器IP和UniPHY IP。用戶也可以使用自訂的PHY或者控制器。

硬式UniPHY與硬式記憶體控制器一起例化。除了使用元件中硬式IP模組的PHY資料通路之外,硬式UniPHY還使用專用硬式電路用於某些元件管理,包括讀╱寫(R/W)和PHY管理,這節省了邏輯單元(LE)資源,實現了更好的性能,降低了延時。

Cyclone V FPGA中的硬式PHY使用專有的I/O介面,這些介面包括資料、選通、位址、命令、控制和時鐘等專用功能。與硬式記憶體PHY相比,軟式記憶體PHY讓您能夠更靈活的選擇記憶體介面所要使用的接腳。

為實現更好的性能,例如,降低延時,提高效率,Cyclone V FPGA I/O結構和Quartus II軟體TimeQuest時序分析器,同時對軟式和硬式UniPHY IP進行了最佳化。使用硬式記憶體控制器和UniPHY IP,保證了製程、電壓和溫度(PVT)變化時最可靠的運作頻率。

此外,Cyclone V FPGA在I/O單元中有內置電路,可將全速率(I/O頻率)資料轉換為半速率(控制器頻率),反之亦然。UniPHY IP以及記憶體控制器MegaCore能夠以記憶體I/O介面一半的頻率運行,在高速記憶體介面中,能夠更好的管理時序,如 圖8 所示。UniPHY IP還能夠動態選擇系統所需要的DQS延時鏈數量。

圖 8
圖8. DDR3記憶體控制器和UniPHY記憶體效率



低功率消耗

將傳統的軟式記憶體控制器固化為硬式核心,不僅節省了系統功率消耗,還透過減小訊號鏈路的長度,降低了硬式記憶體控制器電路的電容,進而降低了電路的整體動態功率消耗。

除了DDR2和DDR3記憶體介面,Cyclone V硬式記憶體控制器還支援LPDDR2。LPDDR2記憶體介面使用更低的供電電壓,並有多種降低功率消耗的手段,例如:

•自刷新功能,能夠在JEDEC標準規定的時間內關閉時鐘和I/O切換。對於溫度敏感的DRAM,記憶體控制器還支援部分陣列自刷新和刷新頻率自動調整等功能。

•斷電和深度斷電功能,可關閉時鐘啟動接腳。用戶可以設置退出計時器,設置退出的快慢。

透過使用這些技術,硬式記憶體控制器可達到最低功率消耗模式,並快速進入╱退出這種模式。

低成本

Cyclone V FPGA中硬式記憶體控制器的諸多特性,可以從不同的方面節省用戶的成本,比如,支援最多兩個硬式記憶體控制器,可為用戶節省了11K LE資源和11個M10K RAM模組;為低成本系統提供的8位元和16位元寬度介面,並支援介面綁定,以達到更寬的資料位元寬度;利用MPFE在多個客製邏輯之間共用控制器,節省了控制器和I/O的數量;資料和指令的重排序,提高了讀╱寫效率;同時支援硬式和軟式控制器,提高了用戶設計的靈活性等等。這些優點,為用戶帶來了更低的設計成本,更快的開發週期,更高的開發效能,更快的產品上市時間。

結論

總之,Cyclone V FPGA為您提供了效率最高、延時最小的硬式記憶體控制器,而且非常靈活,降低了系統功率消耗和成本。所有這些特性都讓您能夠以成本最低、效率最高的方式高效地的連接當今的高速記憶體。Altera一直致力於幫助設計人員開發快速可靠的記憶體介面,不僅在設計本身,更是確保用戶能夠快速、簡單的使用和實現這些設計。


 First Page Previous Page 1 • 2 • 3 • 4


想要免費接收更多的技術設計資訊嗎?

馬上訂閱《電子技術設計》郵件速遞,透過郵箱輕鬆接收最新的設計理念和產品新聞。

為確保您的資訊安全,請輸入右方顯示的代碼.

啟動您的訂閱申請

我們已給您的註冊郵箱發送了確認信,請點擊信中的連結啟動您的訂閱申請。

這將有助於我們很好地保護您的個人隱私同時確保您能成功接收郵件。


添加新評論
遊客 (您目前以遊客身份發表,請 登入 | 註冊)
*驗證碼:

新聞 | 產品 | 設計實例