Path: EDNTaiwan電子技術設計 >> 設計中心 >> IC/電路板/系統設計 >> 消除SoC FPGA元件除錯壁壘的自我調整嵌入式軟體工具套件
IC/電路板/系統設計 Share print

消除SoC FPGA元件除錯壁壘的自我調整嵌入式軟體工具套件

2013年01月01日

Share this page with your friends


Altera與ARM聯合開發的DS-5嵌入式軟體開發套件,可實現Altera SoC元件的FPGA自我調整除錯功能。而Altera也開始銷售其內含雙核心ARM Cortex-A9處理器系統和FPGA邏輯、且以28 nm製程生產的 SoC(單晶片系統)元件。


隨著需求的提升,許多晶片都走上多核的架構,就連FPGA也不例外,因此Altera宣佈其在一顆元件中同時實現雙核心ARM Cortex-A9處理器系統和FPGA邏輯、且以28 nm製程生產的 SoC(單晶片系統)元件開始銷售。值得一提的是,該公司還推出了與ARM聯合開發的DS-5嵌入式軟體開發套件,實現Altera SoC元件的FPGA自我調整除錯功能。

Altera全球國際市場總監李儉表示,多核架構在帶來更高效能的同時,卻同時會為設計工程師帶來除錯上的障礙,甚至有客戶表示,利用多核架構開發產品時,有一半以上的時間是用來除錯,為了滿足客戶的需求,在我們此次開始銷售SoC(單晶片系統)的同時,也同時發表了Altera的DS-5嵌入式軟體開發套件。

Altera SoC元件在一個元件中整合了雙核心ARM CortexTM-A9處理器和FPGA邏輯,讓使用者能夠在FPGA架構中實現使用者定義的周邊和硬體加速器,靈活的開發訂製現場可程式設計SoC型號產品。Altera發售的第一款元件是低功率消耗、低成本Cyclone V SoC。

李儉指出,Altera SoC含有多種獨特的功能,讓開發人員能夠在無線通訊、工業、視訊監控、汽車和醫療設備市場開發訂製SoC型號產品,最佳化地滿足了系統功率消耗、電路板面積,以及性能和成本需求。

他進一步指出,Altera是目前唯一發售具有支援32位元錯誤檢查及校正(ECC)SoC的FPGA供應商,保證了整個嵌入式系統的資料完整性。對高性能和可靠性系統有要求的客戶尤其需要支援ECC。ECC功能可以在SoC外部DRAM記憶體介面,以及大量的晶片內記憶體例化和周邊介面中實現,包括,L2快取記憶體、Scratch RAM、乙太網路MAC、USB埠以及快閃記憶體介面等。該系列元件的其他特性包括具有內建記憶體保護的高頻寬記憶體控制器、靈活的啟動功能,以及所有SoC元件的整合式PCI Express(PCIe)。

至於Altera版ARM開發Studio 5(DS-5)工具套件,它能夠動態適應SoC中客戶獨特的FPGA配置,跨CPU-FPGA邊界無縫擴展嵌入式除錯功能,統一了來自CPU和FPGA區域,以及標準DS-5使用者介面的所有軟體除錯資訊。這一個工具套件與DS-5除錯器的高階多核心除錯功能相結合,並連結Quartus II SignalTap邏輯分析器實現交叉觸發功能,可提高除錯視覺化和控制功能,並進而大幅度提高了效能。

ARM全球銷售部亞太區應用工程總監姜新雨表示,Altera版ARM DS-5工具套件的軟體除錯視圖包括了開發人員在FPGA架構中程式設計的周邊元件,提供了整個SoC硬式核心和軟式核心周邊暫存器記憶體映射的無縫視圖;且DS-5除錯器同時顯示Cortex-A9處理器核心以及在FPGA架構中實現的CoreSight相容訂製邏輯核心的除錯/追蹤資料。另外,這套工具還可支援FPGA架構中訊號事件的非置入式採集和查看,這些事件與軟體事件和處理器指令蹤跡在時間上相關聯;支援CPU和FPGA邏輯區域之間的高階訊號層級硬體交叉觸發,實現了跨域硬體/軟體協同除錯;且工具中還包括DS-5流線性能分析器,使得來自SoC和FPGA的軟體執行緒和事件資訊與硬體計數器相關聯,可發現系統層級瓶頸並進行校正。




想要免費接收更多的技術設計資訊嗎?

馬上訂閱《電子技術設計》郵件速遞,透過郵箱輕鬆接收最新的設計理念和產品新聞。

為確保您的資訊安全,請輸入右方顯示的代碼.

啟動您的訂閱申請

我們已給您的註冊郵箱發送了確認信,請點擊信中的連結啟動您的訂閱申請。

這將有助於我們很好地保護您的個人隱私同時確保您能成功接收郵件。


添加新評論
遊客 (您目前以遊客身份發表,請 登入 | 註冊)
*驗證碼:

新聞 | 產品 | 設計實例